1、引言
磁致伸缩位移传感器是一种以磁致扭转波为传播媒介的传感器，这种传感器安装简单、方便，能承受高温、高压和高振荡的环境。广泛应用于易爆、易燃、易挥发、有腐蚀的场合，但在国内设计和应用的都比较少。文中基于磁致伸缩位移传感器的原理，阐述了一种可以提高磁致伸缩位移传感器精度的位移测量方法。
2、磁致伸缩位移传感器的原理
（1-波导钢丝；2-磁致旋转波；3-波检测器；4-位置磁铁；5-电子信号和处理系统；6-波反射器；7-减波元件；8-回线；9-传感器壳体）
磁致伸缩位移传感器（Magnetostrictive Position Sensor）如上图所示，主要由波导钢丝1，位置磁铁4，波检测器3和电子系统5组成。位置磁铁通常装在一个运动部件A上，而传感器主体则装在一个固定的部件B上。传感器工作时，电子信号和处理系统5以时间间隔为T₁发给磁致波导钢丝1的激励脉冲电流i。该脉冲电流将产生一个围绕波导钢丝1的旋转磁场。位置磁铁4也产生一个固定的磁场。在这两个磁场的正交作用下，波导钢丝产生磁致弹性伸缩，形成一个磁致旋转波2。该旋转波沿着波导钢丝以2800m/s的速度向两边传播。当它传到波导钢丝一端的波检测器3时被转换成电信号u。通过测量磁致旋转波从位置磁铁4传到波检测器3的时间T。就能确定位置磁铁和波检测器之间的距离。这样，当部件A和B产生相对运动，通过磁致旋转波位移传感器就可以确定部件A的位置和速度。
3、位移测量原理和常规方法分析
磁致伸缩位移传感器的位移计算非常简单，将所测量的时间差乘以磁致伸缩扭转波的传播速度：位置=时差×扭转波传播速度一零点位置（零点位置为零区与死区之和）。由于磁致伸缩材料采用圆形截面丝，根据Pochhammer的三维弹性理论，扭转波在圆截面杆中的传播形式是关于圆柱中心轴对称的，其扭转波速c₁=（G/p）1/2其中：G为磁致伸缩材料的切变模最，p为磁致伸缩材料的密度值。
那么位移L=c₁*T。-L。（其中：c₁为应变波的传播速度，T。为时间间隔，L。为零点位置，零点位置等于零区与死区之和）。可知，位移测量误差△L=△c₁*T。+△T₀*c₁，其中对具体的波导管来说，在一定温度范围内，G和p都是恒定的，因此c₁是恒定的，即△c₁=0.那么位移测量的误差主要由时间量检测的误差决定，△L=△T。*c₁，因而时差的测量是计算位置精度的关键。电子技术及计算机技术的发展为精确测量提供了大量高性能、小体积的器件和众多算法。利用现代计算机计数及电子技术，可对脉冲声波的传播时间进行精确测量。通常采用数字电路容易达到低噪声和高精度的特点。电子电路由外置控制器提供触发信号。传感器电子接收电路利用触发脉冲和回波脉冲调制产生一个宽脉冲，调制后的脉冲宽度与磁铁位置成正比。利用数字计数方式来对宽脉冲进行测量，计数功能的实现就是要保证在触发脉冲开始时计数，而在接收到回波信号后停止计数。通过计数器的计数值就可以计算位移。时间差测量原理如下图所示。
图中两个窄脉冲信号分别为触发脉冲和回波脉冲。利用这两个窄脉冲信号调制出来的脉冲宽度分别为T₂和T₂。触发信号的时间T₁已知。如果计数器的时钟频率为f，周期为T。若对于T。段，计数器的计数值为m₂，对于T₃段的计数值为m₂，那么T。=（m₂+m₃）*T/2+T₁/2；由于采用数字计数方式测量，计数误差为±1.时间误差为±T，时间分辨力越高，位移测量误差越小，所以高分辨力的时间量检测对传感器实现高精度测量很关键。如果要提高时间分辨力，提高计数器的时钟频率是有效办法，由△L=△T。*c₁=c₁/f，其中：f为计数器的计数频率。
对于本传感器的材料，c₁=2800m/s，如果系统要求位移最大误差为20μm，则：
f=2800*10⁶/20=140MHz
如果系统计数时钟频率为50MHz，则时间误差为士20ns，位移最大误差为56μm。由此可见，如果达到系统高精度要求，这种简单的计数方式需要很高的时钟频率，而在这样的高频状态下，系统抗电磁辐射干扰能力又对系统的成本提出了更高的要求。如果不使设计陷入两难境地，应该寻求新的测量方式。
4、数字相移脉宽时间测量方法
所谓移相是指对于两路同频信号，以其中一路为参考信号，另一路相对于该参考信号做超前或滞后的移动形成相位差。数字移相通常采用延时方法，以延时的长短来决定两数字信号间的相位差，以四相移为例，阐述数字相移脉宽的测量，如下图所示。
时钟信号CLK0依次进行90°移相，得到CLK，CLK1和CLK2.这四路时钟信号驱动四个相同的计器对待测信号进行计数。设时钟频率为f，周期为T，四个计数器的计数值分别为m。，m，m₁，m₂，则最后的脉宽测量值为：Ta=（m₄+m+m₁+m₂）*T/4.可以看到，这种计数方式的时钟频率相当于将原始计数时钟进行4倍频，以4f的频率进行测量，因而将测量精度也提高到原来的四倍。将数字相移脉宽时间测量方法用于测量图2中的两个已调制信号，则可以极大的提高系统精度，改善系统性能。如果原来的系统时钟为50MHz，系统的等效时钟为200MHz，如果不考虑各路计数时钟间的相对延迟时间误差，其测量的最大误差降为原来的四分之一，仅为5μm。同时，这种方法保证了整个电路的最大工作频率仍为f，避免了时钟提高带来的一系列问题。
5、数字相移时间测量的实现
由于传感器器件有效长度为150mm，则最长时差为Tmx=15mm/2800m（s）=53.57μs系统采用50MHz时钟，则最大计数值为M…≈2680.为了便于与数字处理系统接口，采用八位计数器异步串连计数，则对于每一路时钟需要4个计数器。在系统读取时，依次从高到低读取8位计数值。由于时钟为50MHz，产生90°的相移需要的时间延时为5ns。
数字相移脉宽时间测量的基本点在于时钟信号的相位延迟，而相位延迟在实际实现中是通过时间波形的延迟来实现，因而实现准确的和确定的电路延迟对于该模型的完整性有重要作用。实现延时有多种方法，如采用分立元件实现，但这种方法存在电路复杂、可靠性差等缺点。文中采用FPGA器件实现高精度的延时具有电路简单、功能强、修改方便和可靠性高等优点。RTEX-II系列FPGA器件有4～12个数字时钟管理器DCM，每个DCM都提供了应用范围广、功能强大的时钟管理功能。如时钟去时滞、频率合成及移相等。它利用延时锁定环DLL，消除时钟焊盘和内部时钟引脚间的摆动，同时它还提供多种时钟控制技术，实现时钟周期内任意位置的精确相位控制，非常适合时序微调应用，对设置和保持时序对准非常关键。DCM相移具有可变相移和固定相移两种模式。设计中，由于延时量由用户外部输入提供，故采用可变相移模式。在可变相移模式中，用户可以动态地反复将相位向前或向后移动输人时钟周期的1/256.可变相移模式中，相移控制针如表1所示。
表1相移控制针
| 控制针 | 方向 | 功能 |
| PSINCDEC | 输入 | 相增加或者碱少 |
| PSEN | 输入 | 使能加减相移 |
| PSCLK | 输入 | 相移时钟 |
| PSDONE | 输出 | 移相完成后使能 |
当PSEN信号有效，则相移值可以由与相移时钟PSCLK同步的PSINCDEC信号决定动态地增加或减少。设计中相移时钟由输入时钟提供，PSDONE输出信号与相移时钟同步，它输出一个相移时钟周期的高电平表示相移已经完成，同时表示一个新的相移可以开始。输入时钟经过DCM移相电路移相后，得到所需延时之后的时钟输出。设计采用白顶向下的设计方法，采用硬件描述语言VHDL完成DCM移相、状态机控制及参数输入三大功能模块的设计输入。DCM的相移模式为可变相移模式。根据用户输入的所需延时量，在-64～+64之间取一个整数相移值，通过时钟选择器选择用CLK0、CLK1实现0～10ns的多种时延。文中采用6个DCM，两个一组，每一组DCM实现90°的相移，将三组串连，四个节点的输出就分别是原始时钟、相移90°时钟、相移180°时钟、相移270°时钟。实际上，由于FPGA器件编程的方便性，可以充分利用这种特点，以实现更多倍数的倍频，6倍频、9倍频甚至更大倍数的倍频等等，实现原理是一样的，具体应根据实际要求来做。由于篇幅原因，对VHDL编程及其代码不再赘述。
6、结论
文中提出的方法实际上是对一路基准时钟利用相移产生几路等时差的时钟进行计数，所以该技术的关键问题在于相移精确，而对于计数器的要求不是太高。这样利用FPGA完全可以满足参数要求，而且具有体积小、功耗低、性能稳定、设计调试方便等优点。模拟的移相器无法达到要求，只能利用数字移相器件来满足精度要求，但目前该器件价格非常高，一般难以接受。如果能够利用FPGA这样的可编程器件做出高精度的数字移相电路必将有极高的利用价值。
微信扫一扫
